TEL:092-822-1550 FAX:092-822-1565

システムLSI設計技術者養成講座 講座詳細

講座概要
講座名 LD2-1 「Verilog-HDLによる回路設計(基礎)」
日数 2日 時間 14時間
【基本-デジタル】
講座詳細

【ね ら い】
シミュレータを使用した例題を中心にVerilog-HDLの基本的な文法を学び、組合わせ回路および順序回路の基本的な記述ノウハウを習得する。Verilog-HDLを使った機能モジュールの設計ができ、論理合成によって得られる回路図との整合が取れるレベルを目指す。

【対  象】
組合わせ回路や順序回路などのデジタル回路の基本を理解されている方で、Verilog-HDLを使ったデジタル回路設計の基本を身につけたい方。

【講義内容】

1章  基本的な回路記述
  1. HDL記述の基本構成
  2. 簡単な組合せ回路
  3. 簡単なシミュレーション
  4. 組合せ回路記述方法の選択
  5. インスタンス化
  6. 組合せ回路設計例
2章  順序回路
  1. 順序回路とは
  2. フリップフロップ、レジスタの記述
  3. カウンタ回路

次の講座へ >>