TEL:092-822-1550 FAX:092-822-1565

システムLSI設計技術者養成講座 講座詳細

講座概要
講座名 LD2-2 「Verilog-HDLによる回路設計(応用)」
日数 2日 時間 14時間
【基本-デジタル】
講座詳細

【ね ら い】
信号機や自動販売機をモデルとした例題で示される仕様をVerilog-HDLを使って実現し、さらにその記述が仕様通りの動作
をしているかどうかを検証する手法を学習する。仕様通りの設計とその論理検証が実施できるレベルを目指す。

【対  象】
Verilog-HDLの基本的な文法を知っている方で、Verilog-HDLを使ったデジタル回路設計・論理検証の基本を身につけたい方。

【講義内容】

1章  Verilog-HDLによる論理回路の設計
  1. LSIの開発フロー
  2. 論理回路の設計手順
2章  Verilog-HDLによる論理検証
  1. 論理検証とは
  2. 組合せ回路の論理検証
  3. 順序回路の論理検証
  4. シミュレータによる検証
  5. 例題による解説
3章  ブランチング・プログラム・マシン
  1. ブランチング・プログラム・マシン(BM)
  2. BMの設計
  3. BMのプログラム

次の講座へ >>